DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv.

3448644

Basic Patent (No,Kind,Date): JP 56081973 A2 810704 <No. of Patents: 001> MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): SHIBATA KENJI

IPC: *H01L-029/78; H01L-021/268; H01L-021/324; H01L-029/06

JAPIO Reference No: *050149E000057;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 56081973 A2 810704 JP 79158341 A 791206 (BASIC)

Priority Data (No,Kind,Date): JP 79158341 A 791206 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

00761673 **Image available**

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

56-081973 [JP 56081973 A]

PUBLISHED:

July 04, 1981 (19810704)

INVENTOR(s): SHIBATA KENJI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

54-158341 [JP 79158341]

FILED:

December 06, 1979 (19791206)

INTL CLASS:

[3] H01L-029/78; H01L-021/268; H01L-021/324; H01L-029/06

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 75, Vol. 05, No. 149, Pg. 57,

September 19, 1981 (19810919)

ABSTRACT

PURPOSE: To compensate the deterioration in the characteristics of an MOS transistor due to the crystal defect by irradiating beforehand energy beam parallel with the longitudinal channel direction of the transistor in semiconductor layer when providing the MOS transistor in the semiconductor layer formed on an insulating substrate.

CONSTITUTION: An n(sup -) type monocrystalline Si layer 2 is epitaxially grown on a sapphire substrate 1, is etched to form the layer in an insular state. Subsequently, phosphorus ions are implanted to the insular layer 2 the extent of dosage of 5X 10(sup 11)cm(sup -2), and subsequently Nd: YAG laser beam is scanned and irradiated thereto along the channel longitudinal direction of the MOS transistor formed later with energy density of 500mJ/cm. Thereafter, a gate electrode 4 is formed through a gate SiO(sub 2) film 3 at the center on the surface of the layer 2, and with the electrode as a mask, n(sup +) type source and drain regions 5 and are diffused in self-matching manner. Then, an SiO(sub 2) film 7 is accumulated in an ordinalry manner, a window is opened thereat, and aluminum electrodes 8, 9 are mounted thereon.

19 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭56—81973

f) Int. Cl.³H 01 L 29/78

21/268 21/324 29/06 識別記号

庁内整理番号 6603—5F 6851—5F 6851—5F 7514—5F ❸公開 昭和56年(1981) 7月4日

発明の数 1 審査請求 未請求

(全 3 頁)

❷MOS型半導体装置の製造方法

②特

頭 昭54-158341

②出 魔

頁 昭54(1979)12月6日

⑩発 明 者 柴田健二

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦 外2名

明 細 書

1. 発明の名称

MUS型半導体装置の製造方法

2. 特許請求の範囲

絶縁性基板上に設けた半導体層にMOSトランジスタを形成するに際し、前記半導体層に、MOSトランジスタのチャンネル長方向に平行にエネルギービームを走査して照射することを特徴とするMOS型半導体装置の製造方法。

3. 発明の評細な説明

この発明は絶縁性悪板上に設けた半導体層に MOSトランシスタを形成するMOS型半導体 装御の製造方法に関する。

サフアイアまたはスピネル等の単結晶を軟性 基板上に単結晶シリコン層を成長させ、これに MOSトランジスタを集積するいわゆるSOS 構造のMOS型半導体装置は、業子分離が確実 で高速化、高密度化に通したものとして注目さ れている。

しかしながら、SOS梅造では、よく知られ

この発明は、上記の如き結晶欠陥に基づく特 性劣化を補償したSOS構造のMOS型半導体 装筐の製造方法を提供するものである。

この発明の方法は、絶破性基板上に設けられた半導体層にレーザビームあるいは電子ビーム等のエネルギービームの照射によるアニールを行うが、このとき特に、エネルギービームを形成されるMOSトランジスタのチャンネル長方向に平行に走査して照射することを特徴として

2

- 特開昭56- 81973(2)

いる。エネルギーピームの照射の時期は、絶縁 性表板上の半導体層を島状にパターニングして 後、業子形成上でも糸子形成後であつても よい。またエネルギーピームの照射は場合にによ つては絶域在基板の裏面から行つてもよい。と のエネルギーピームの走査方向をMOSトラン ツスタのチャンネル長方向に平行にすることと 効果的に特性改善がなたまれる理由は現在のところ不明であるが、以下の実施例で明らかにする よりにその効果は顕著である。

以下図面を参照してこの発明の実施例を説明する。 第1図(a) ~(f) は一実施例の製造工程を示す断面図である。まず面方位(1012)のサファイア基板」上に ㎡型(100)単結晶シリコン層 2 をエピタキシヤル成長させ(a)、シリコン層 2 をエツテングして米子形成領域を島状に残す(b)。 その後、シリコン層 2 の全面にリンイオンを加速を圧170 W・ドーズ量 5 × 1 0 ¹¹ cm ⁻² で打込む(c)。 続いて、波長 0.53 μm の Nd : YAG レーザビームを、エネルギー密度

3

いている。この実施例によれば、実線で示した ようにそのは5つきの最大値に落着くように 品 知度が大きくなつている。

また第3図はドレイン電流ーゲート電圧特性で、失物がこの実施例のもの、一点鏡離は全くアニールを行わなかつたもの、破離は走至方向を定めずレーザピーム照射を行つたものにより、てのデータである。やはりこの実施例により、しきい値電圧のばらつきが減少し、特性が安定化されていることがわかる。その他この実施例により、キャリアのライフタイムの向上、接合の耐圧の向上も認められた。

なお、上配実施例では、サファイア基板として(〒012)面を用いたが、(〒〒24)面を用いて(111)面単結晶シリコン暦を成長させたSOSでも同様の効果が認められた。でまたMOSトランジスタがPチャネルの場合にも同様の効果が得られる。

以上説明したようにこの発明によれば、 SOS 構造の MO S 塑半導体装備を作るに際し、エネ 500 nJ/cmで将来MOSトランジスタのチャオルを方向となる方向に沿つて走査して照射する(d)。このときのレーザビームはスポット径50 nmcであり、Qスイッテにより2 KHz の練名して照射し、走査速になるように選んだ。このを、触酸化による500 を受けるとして、2 を形成し、ゲート電極をあるケード電極を移成し、ゲート電極をしてのするのソース5、ドレイン6を形成するに 2 を形成する コン酸化膜 7 を増積し、コンタクトホールをあけてAℓ 膜の蒸着、パターニング工程を経て取出し電極8、9 を配致して定成する(f)。

こうして得られたMOSトランジスタについて、ゲート電圧を変えて測定したホール易動度を第2凶に実験で示す。破機はレーザビーム照射を、その走査方向を定めないで行つた場合のデータであり、この場合場動度は大きくばらつ

ルギービームをその走査万向を定めて照射して アニールすることにより、特性の改善および安 定性の向上を図ることができる。


4. 図面の簡単な説明


第1図(a)~(f) はこの発明の一実施例の要造工 程衡面図、第2図は得られたMOSトランジス タのホール最動度特性を示す図、第3図は同じ 〈ドレイン電流ーゲート電圧特性を示す図であ

」…サフアイア基板、 2 ··· n²型単結晶シリコン加、 3 ··· シリコン酸化膜、 4 ··· ゲート電極、 5 ··· ソース、 6 ··· ドレイン、 7 ··· シリコン酸化膜、 8 · 9 ··· 取出し電極 o

出順人代理人 弁理士 鈴 江 武 彦

5





第 3 図

